في خطوة تثير القلق في أوساط الأمن السيبراني، أعلنت شركة AMD عن اكتشاف مجموعة جديدة من الثغرات الأمنية التي تؤثر على مجموعة واسعة من الشرائح الإلكترونية. هذه الثغرات، التي تُعرف باسم هجمات الجدولة العابر (Transient Scheduler Attacks – TSA)، تُعتبر من القنوات الجانبية المضاربة داخل وحدات المعالجة المركزية (CPUs) للشركة، مستغلة توقيت تنفيذ التعليمات في ظل ظروف معمارية دقيقة.

تحليل معمق للسياق والتأثيرات

تشكل هذه الثغرات تهديدًا حقيقيًا بفضل قدرتها على تسريب المعلومات من خلال تفسير البيانات من سياقات أخرى. وقد أشار تقرير من شركة AMD إلى أن بعض المهاجمين يمكنهم استخدام هذه المعلومات الزمنية لاستنتاج بيانات حساسة، مما يؤدي إلى تسرب معلومات هامة.

تم الكشف عن هذه القضايا كنتيجة لدراسة مشتركة بين شركة مايكروسوفت وجامعة ETH Zurich، حيث تم اختبار المعالجات الحديثة ضد هجمات التنفيذ المضاربة مثل Meltdown وForeshadow من خلال اختبار عزل النطاقات الأمنية مثل الآلات الافتراضية ونواة النظام.

تفاصيل الثغرات وتحديد المخاطر

بعد الإفصاح المسؤول في يونيو 2024، تم تخصيص معرفات CVE للثغرات المكتشفة:

• CVE-2024-36350 (درجة CVSS: 5.6) – ثغرة في التنفيذ العابر في بعض معالجات AMD قد تمكن المهاجم من استنتاج البيانات من التخزين السابق، مما يؤدي إلى تسرب معلومات ذات امتيازات خاصة.
• CVE-2024-36357 (درجة CVSS: 5.6) – ثغرة في التنفيذ العابر في بعض معالجات AMD قد تمكن المهاجم من استنتاج البيانات في ذاكرة التخزين المؤقت L1D، مما يؤدي إلى تسرب البيانات الحساسة عبر حدود الامتيازات.
• CVE-2024-36348 (درجة CVSS: 3.8) – ثغرة في التنفيذ العابر في بعض معالجات AMD قد تمكن العملية المستخدمة من استنتاج السجلات التحكمية بشكل مضارب حتى مع تمكين ميزة UMIP، مما يؤدي إلى تسرب المعلومات.
• CVE-2024-36349 (درجة CVSS: 3.8) – ثغرة في التنفيذ العابر في بعض معالجات AMD قد تمكن العملية المستخدمة من استنتاج TSC_AUX حتى عندما يكون هذا القراءة معطلة، مما يؤدي إلى تسرب المعلومات.

وصف AMD TSA بأنها “فئة جديدة من القنوات الجانبية المضاربة” التي تؤثر على معالجاتها. وللتصدي لهذه الثغرات، أصدرت الشركة تحديثات للميكروكود للمعالجات المتأثرة، بما في ذلك:

• الجيل الثالث من معالجات EPYC
• الجيل الرابع من معالجات EPYC
• معالجات AMD Instinct MI300A
• سلسلة معالجات Ryzen بمختلف إصداراتها
• معالجات EPYC Embedded بمختلف إصداراتها

أشارت الشركة أيضًا إلى ظاهرة تُعرف بـ”الانتهاء الزائف”، حيث يتوقع العتاد إتمام تعليمات التحميل بسرعة، لكن هناك حالة تمنع ذلك. في هذه الحالة، قد تُجدول العمليات المعتمدة للتنفيذ قبل اكتشاف الانتهاء الزائف، مما يؤدي إلى إعادة تنفيذ التحميل والعمليات المعتمدة عند توفر البيانات الصحيحة.

تحليل أمني وتحديات التنفيذ

على عكس السلوك المضارب الآخر مثل التنبؤ بالأمام التخزيني، لا تؤدي التحميلات التي تمر بتجربة الانتهاء الزائف إلى مسح خط الأنابيب في النهاية. ومع ذلك، يمكن أن تؤثر البيانات غير الصحيحة المرتبطة بالانتهاء الزائف على توقيت التعليمات الأخرى التي ينفذها المعالج بطريقة قد يمكن اكتشافها من قبل المهاجم.

حددت AMD نوعين من TSA: TSA-L1 وTSA-SQ، بناءً على مصدر البيانات غير الصحيحة المرتبطة بالانتهاء الزائف، سواء من ذاكرة التخزين المؤقت L1 أو من قائمة الانتظار التخزينية للمعالج.

في أسوأ السيناريوهات، قد تؤدي الهجمات الناجحة باستخدام ثغرات TSA-L1 أو TSA-SQ إلى تسرب المعلومات من نواة نظام التشغيل إلى تطبيق مستخدم، أو من المشرف إلى آلة افتراضية ضيف، أو بين تطبيقين مستخدمين.

تتطلب استغلال هذه الثغرات أن يحصل المهاجم على وصول ضار إلى الجهاز وأن يكون قادرًا على تشغيل تعليمات برمجية عشوائية، مما يجعلها غير قابلة للاستغلال من خلال مواقع الويب الضارة وحدها.

ختام وتحفيز للنقاش

تثير هذه الثغرات أسئلة جوهرية حول أمن معالجاتنا الحديثة، مما يدعو إلى التفكير في كيفية تعزيز الأمان في الأجهزة الإلكترونية. كيف يمكن للمطورين والشركات تحسين دفاعاتهم ضد تهديدات التنفيذ العابر؟ وما هي الخطوات المستقبلية المطلوبة لحماية بيئاتنا الرقمية؟